1.印制電路板尺寸要適中。如果尺寸過大,會因印制線條加長,阻抗增加,而導致抗噪聲能力下降,而且成本也會增加;如果尺寸過小,印制線條過密,容易受相鄰線條影響,元器件也會因為過于集中,影響散熱。相關元件應相鄰放置,以減小布線長度,獲得好的抗噪聲效果。對于易產(chǎn)生噪聲的器件(繼電器、可控硅等)應盡量遠離易被干擾的敏感器件(A/D、D/A轉換器、單片機、數(shù)字IC),最好分開制作電路板。
2.地線結構有系統(tǒng)地,機殼地(屏蔽地)、數(shù)字地、模擬地等。地線的連接分布不正確是產(chǎn)生干擾的重要因素。在設計中要注意以下幾點:
(1)有模擬電路又有數(shù)字電路的印制電路板。數(shù)字“地”、模擬“地”應分開布,不能相混。正確布線如圖1所示
(2)大功率器件流過的電流較大,會造成數(shù)毫伏,甚至幾伏的壓降,嚴重干擾低電平信號電路,所以信號地和大功率地應分開布線,單獨接地
(3)在低頻電路中信號工作頻率小于IMHz時,它的布線.與元器件間的電感影響小,而接地電路形成的環(huán)流對干擾影響較大,因此采用一點接地。當信號頻率大于10M于七時,地線阻抗變得很大.此時應盡量降低地線阻抗,而采用就近多點接地。
(4)地線太細,地線電阻會很大,接地電位會隨電流變化而變化,對信號產(chǎn)生影響。因此,在空間允許的情況下,盡量加粗地線(一般在3mm以上),使其有足夠容量通過實際電流，不至于引起印制板發(fā)熱升溫，從而提高抗干擾能力。同時加大模擬電路的接地面積。
(5)數(shù)字電路設計中，因為元器件布局的影響,使地線的粗細受到限制。因此在耗電較多的集成電路中,由于地線較細,會在地線端處產(chǎn)生電位差,給電路帶來干擾,若作成閉環(huán)回路,電位差將大大減小。正確布線如圖2。
3.電源噪聲對電路性能影響較大,特別在數(shù)字電路中,要給單片機電源加濾波電路或穩(wěn)壓器,以減小電源噪聲。用短線向各印制電路板并行供電,電源線要根據(jù)電流大小盡量加粗,除減小壓降外,還可以降低禍合噪聲。
(l)多塊邏輯電路的供電,應在電源和地線的引人附近并接一個10~100uf。的大電容和一個0.01一0.1uF的小電容,以防止板間干擾。
(2)電源輸人端跨接10拌F或更大的電解電容,減小電源噪聲。
(3)印制電路板上,每個集成都要接人高頻旁路電容,并且旁路電容要緊靠在集成片的vcc與GND端,引線盡量短。從高頻電容的管腳引線,不能從集成塊的Vc。與GND端再引線。高頻電容引線如圖3所示。
(4)對于抗噪聲能力弱,關斷時電流變化大的器件和ROM、RAM存貯器器件,應在芯片的電源線(Vc。)和地(GND)間直接接人去藕電容。
另外,電源線與地線走向應與數(shù)據(jù)線傳遞方向一致,以增加抗干擾能力。
4.布線的注意事項:
(1)在高頻電路中,布線應避免90度折線。減小高頻噪聲發(fā)射。正確布線如圖4示
(2)布線時,應盡量減小回路面積,以降低感應噪聲。正確布線如圖5。
(3)晶振布線方法,擴大地線分布面積,并包圍管腳。如圖6示。
