干擾是電磁波造成的，而電磁波是由于帶電粒子在電場中移動(dòng)產(chǎn)生的，只要存在電信號就一定會(huì)產(chǎn)生電磁波。監(jiān)管機(jī)構(gòu)要求產(chǎn)生電磁干擾的電子設(shè)備必須符合特定的規(guī)章制度和要求。其中一項(xiàng)要求是：在固定的頻率范圍內(nèi)，在距離發(fā)射源一定距離處由發(fā)射源產(chǎn)生的干擾不能超過預(yù)定水平。
時(shí)鐘又是如何影響其他設(shè)備的正常工作呢?很多同步設(shè)備使用的典型頻率為33.3MHz，這個(gè)頻率經(jīng)常用作PCI總線、ASIC、FPGA以及處理器的時(shí)鐘信號源。與33.3MHz有關(guān)的是一系列諧波頻率。33.3MHz的3次諧波即為99.9MHz，因此一塊工作頻率為33MHz的電路板可能使調(diào)諧99.90MHz的收音機(jī)不能正常接收。
時(shí)鐘電路在數(shù)字電路中占有重要地位，同時(shí)時(shí)鐘電路也是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號輻射能量的帶寬可達(dá)160MHz，其可能輻射帶寬可達(dá)十倍頻，即1.6GHz。因此，設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到系統(tǒng)輻射指標(biāo)的關(guān)鍵，時(shí)鐘電路EMC設(shè)計(jì)的好壞直接影響整個(gè)系統(tǒng)的性能。
時(shí)鐘電路中電磁干擾的產(chǎn)生
時(shí)鐘源可以通過兩種方式產(chǎn)生電磁干擾。同步時(shí)鐘的重復(fù)特性以及沒有正確端接的線路都會(huì)產(chǎn)生電磁干擾。時(shí)鐘的能量是通過天線輻射進(jìn)入電磁場的。這里指的天線包括各種形式：PCB線路、PCB返工線、未經(jīng)充分屏蔽的元件、連接器、纜線(屏蔽或非屏蔽)以及未正確接地的設(shè)備等。
在高速數(shù)字系統(tǒng)中，固定頻率的時(shí)鐘是主要的電磁干擾源。這是因?yàn)�，這些時(shí)鐘總是在一個(gè)固定的頻率下工作，這將使能量增加到更高的級別。而非重復(fù)性信號或是異步信號不會(huì)產(chǎn)生如此多的電磁干擾。隨著更高的數(shù)據(jù)速率要求更快的時(shí)鐘頻率，信號的邊沿率(即上升時(shí)間和下降時(shí)間)也隨之提高。較快的邊沿率將使輻射信號的能量級別增加更多。圖1顯示了兩個(gè)具有相同頻率、幅度、占空比及相位的信號，唯一不同的地方是信號的邊沿率，通過測量可知上升時(shí)間較快的信號其輻射能量要明顯大于躍遷率較低的信號。
導(dǎo)致電磁干擾的第二個(gè)原因是時(shí)鐘線路沒有正確端接。阻抗不匹配將會(huì)導(dǎo)致線路信號出現(xiàn)正向或負(fù)向的過沖，在這種情況下輻射能量將會(huì)增加，增加的幅度取決于正負(fù)向過沖的嚴(yán)重程度。如果嚴(yán)重的過沖導(dǎo)致了十到二十個(gè)節(jié)點(diǎn)，可能就無法通過FCC符合標(biāo)準(zhǔn)測試。
圖2顯示了沒有正確端接和串聯(lián)端接的兩種情況。在無端接時(shí)，該線路存在明顯的過沖;而電路在串聯(lián)端接情況下，信號沒有產(chǎn)生過沖，保持了較好的信號完整性，此時(shí)造成的電磁干擾也較小。
降低電磁干擾之道
在數(shù)字系統(tǒng)中有許多種方法可用于解決電磁干擾問題。設(shè)計(jì)者可以選擇屏蔽設(shè)計(jì)、信號過濾或是消除干擾源能量的方法來解決問題，這些方案可以單獨(dú)使用，也可以和其他方案配合使用。
第一種方法：屏蔽，這并不是一種電氣解決方案，而只能稱得上是一種機(jī)械上的執(zhí)行方案。屏蔽是采用金屬包裝的方式將元器件、電路、組合件、電纜或整個(gè)系統(tǒng)的干擾源包圍起來，防止干擾電磁場向外擴(kuò)散。過去經(jīng)常采用屏蔽方案，但是有時(shí)這種方案的成本較高;而且對于發(fā)熱量比較大的電路系統(tǒng)，加上屏蔽盒會(huì)影響散熱，沒有良好的散熱這對產(chǎn)品來說是非常致命的，過熱甚至?xí)䲟p傷器件或系統(tǒng)。還有，一旦在產(chǎn)品發(fā)布之前發(fā)現(xiàn)電磁干擾問題，如果采用屏蔽方案，屏蔽盒的安裝將成為一個(gè)難題。
其他兩種方法——濾波和降低功率都是采用將產(chǎn)生電磁干擾輻射的線路隔離的方法。為了確定究竟是哪一條或是哪幾條線路導(dǎo)致了電磁干擾，應(yīng)進(jìn)行消聲室測試或是電磁干擾仿真。測試得到的輻射報(bào)告將確定在哪些頻率上的電磁干擾超標(biāo)，這些頻率通常被稱為干擾點(diǎn)。一旦確定了這些頻率(以及其諧波頻率)，就可找到導(dǎo)致干擾的時(shí)鐘線路，這里從以下幾個(gè)方面考慮。
時(shí)鐘信號是否端接
因?yàn)樾盘柖私硬患褜?dǎo)致干擾，因此首先是保證所有信號正確端接。應(yīng)該對導(dǎo)致電磁干擾的信號進(jìn)行仿真，并對線路的正負(fù)向過沖進(jìn)行分析。如果出現(xiàn)了異常結(jié)果，則需要對信號的端接值進(jìn)行調(diào)整以得到更好的波形。到目前為止，信號源端接(或更普遍地稱為串聯(lián)端接)是典型時(shí)鐘電路最流行的端接形式。信號源端接即在盡可能靠近信號源的地方串接一個(gè)電阻，電阻的作用是使時(shí)鐘驅(qū)動(dòng)器的輸出阻抗與線路的阻抗匹配，這將使反射波在返回時(shí)被吸收。
由于HYPERLYNX軟件在仿真EMC方面的優(yōu)勢，所以這里采用HYPERLYNX來驗(yàn)證對原理圖(圖3)進(jìn)行仿真。疊層結(jié)構(gòu)為：線長為8inch、線寬為6mil、介質(zhì)厚度為10mil、介電常數(shù)為4.30、損耗因子為0.02。仿真參數(shù)設(shè)置為：驅(qū)動(dòng)采用74AC11X，接收為74HCTXX;典型時(shí)鐘頻率設(shè)為133MHz;探針設(shè)為天線模式，距離3米。在仿真中(圖4)同時(shí)采用FCC(美國：紅線)和CISPR(歐洲：藍(lán)線)標(biāo)準(zhǔn)。
使用軟件中的頻譜儀對圖3所示的時(shí)鐘線路進(jìn)行EMC仿真，仿真結(jié)果如圖4所示。從圖中可以看出：在500MHz和230MHz附近處，頻譜幅值是超標(biāo)的;特別是在500MHz處，電磁輻射嚴(yán)重超標(biāo)，超過了美國和歐洲的雙重標(biāo)準(zhǔn);這對產(chǎn)品設(shè)計(jì)來說簡直就是致命的。
同時(shí)對驅(qū)動(dòng)端(A點(diǎn))和接收端(B點(diǎn))的下降沿波形進(jìn)行仿真，結(jié)果如圖2�？梢钥吹皆谖词褂枚私拥那闆r下，接收端的波形存在嚴(yán)重下沖，其幅度高達(dá)1V左右。因此必須采用合適的端接方式使阻抗匹配，這里采用時(shí)鐘電路中最常見的源端串行端接方式。利用HYPERLYNX軟件中的端接向?qū)г隍?qū)動(dòng)端加入63.2ohms的串行電阻，得到如圖5所示。對加入端接電阻的時(shí)鐘電路進(jìn)行EMC仿真，其頻譜分布如圖6。和未加端接電阻的EMG仿真頻譜分布圖4相比，圖5的EMC得到了很好的改善，沒有任何頻率點(diǎn)超標(biāo)，且所有頻點(diǎn)的幅度都下降，降低了電磁輻射。在這個(gè)過程中我們再來看看時(shí)鐘波形得到了怎樣的改善?在圖2中可以看到，由于在時(shí)鐘線路中加入了端接電阻，反射被吸收掉，下沖的情況基本消失，保證了時(shí)鐘信號的信號完整性。
時(shí)鐘驅(qū)動(dòng)器的選擇
如果所有的信號都是正常端接而且很少或是沒有發(fā)生過沖現(xiàn)象，那么就需要考慮時(shí)鐘的邊沿率問題了。使用一個(gè)速度較低的緩沖器可能會(huì)幫您解決問題。許多時(shí)鐘緩沖器都有一個(gè)選項(xiàng)用于選擇高速或是低速輸出。通常情況下這些部分可以通過引腳對引腳的方式進(jìn)行置換，或是設(shè)備提供可編程的轉(zhuǎn)換速率調(diào)整。
在滿足時(shí)序裕量的同時(shí)，盡可能選擇低速邏輯器件，這可將EMI影響減為最小和提高信號質(zhì)量。目前標(biāo)準(zhǔn)肖特基和低壓TTL器件(如74LS系列)的使用越來越少，在使用低速器件的PCB設(shè)計(jì)中，也并不需要特別關(guān)注什么。然而，如今的高速、高技術(shù)產(chǎn)品要求使用非�？斓倪呇厮俾实钠骷�，如74ACT和74F系列器件。但是，若使用74HCT可以實(shí)現(xiàn)74ACT中大部分功能，但它的優(yōu)點(diǎn)是產(chǎn)生的RF輻射會(huì)少得多。
降低時(shí)鐘邊沿轉(zhuǎn)換率
如果系統(tǒng)可以使用低速驅(qū)動(dòng)的話，這可能是最好的解決方案。因?yàn)檫@種方法直接解決了導(dǎo)致干擾的時(shí)鐘線路問題，同時(shí)采用這種方法又不會(huì)額外增加成本。但如果系統(tǒng)不能使用低速設(shè)備，濾波是一種用于減緩信號邊沿轉(zhuǎn)換率的常用方法。這種方法通常為信號增加一個(gè)電容，通過RC時(shí)間常數(shù)減緩信號的邊沿轉(zhuǎn)換率，電容的取值范圍通常在5~15pF之間。設(shè)計(jì)者通常都會(huì)將這些電容器的安裝位置預(yù)留在PCB中，放置于干擾源的附近，但除非發(fā)生電磁干擾問題，否則的話將不會(huì)安裝這些電容。如果時(shí)鐘線路采用串聯(lián)端接的方式，則電容可以放置在電阻的任意一邊以降低電磁干擾。但是從信號完整性的角度來考慮，為了得到最理想的端接和防止反射，電阻應(yīng)該盡量的靠近源端，電容最好放置電阻右邊，如圖7所示。
這種方法雖然可以降低電磁干擾，但也會(huì)給帶來一些不好的影響。首先，它會(huì)影響時(shí)鐘信號的完整性。使用電容后時(shí)鐘信號的邊沿將變得圓滑，而不是陡峭、整齊;而后者對高速時(shí)鐘信號是最理想的。其次，設(shè)計(jì)中如果對PCB板上的每個(gè)時(shí)鐘信號都額外添加一個(gè)電容，對于高密度板設(shè)計(jì)是非常不利的，因?yàn)樵黾与娙輹?huì)增大布線面積和布線難度。同時(shí)，RC也構(gòu)成一個(gè)延時(shí)電路，給電路帶來一定的延時(shí)。
時(shí)鐘擴(kuò)頻
另外一個(gè)解決信號輻射過強(qiáng)的方案是時(shí)鐘擴(kuò)頻，最早出現(xiàn)在1995年，當(dāng)時(shí)主要用于計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)。目前大多數(shù)個(gè)人電腦使用擴(kuò)頻技術(shù)來降低電磁干擾。擴(kuò)頻為降低電磁干擾提供了一種性價(jià)比非常好的方案。時(shí)鐘擴(kuò)頻的原理是，通過對輸入基準(zhǔn)時(shí)鐘在某個(gè)頻率上進(jìn)行調(diào)制而使輸出時(shí)鐘的頻率存在微小的變化，例如40MHz的基準(zhǔn)時(shí)鐘在經(jīng)過擴(kuò)頻后將產(chǎn)生在39.60MHz~40.40MHz的范圍內(nèi)擺動(dòng)的輸出。這意味著擴(kuò)頻時(shí)鐘以基準(zhǔn)時(shí)鐘的頻率40MHz為中心，有2%的帶寬。對時(shí)鐘頻率進(jìn)行調(diào)制的目的是，把一個(gè)單頻信號或是窄帶信號攜帶的能量分散到一個(gè)相當(dāng)寬的頻率范圍內(nèi)。這將降低頻譜中每個(gè)頻率上的峰值功率。調(diào)制性質(zhì)、頻率變化的百分比(帶寬)以及調(diào)制速率都將影響到電磁干擾降低的程度。
為了考察時(shí)鐘擴(kuò)頻的擴(kuò)展頻譜分布，我們定義了以下幾個(gè)擴(kuò)頻時(shí)鐘的參數(shù)：擴(kuò)展率、擴(kuò)頻類型、調(diào)制率和調(diào)制波形。擴(kuò)展率是頻率擴(kuò)展范圍與原時(shí)鐘頻率(fc)的比值。擴(kuò)頻類型指向下擴(kuò)頻、中心擴(kuò)頻或向上擴(kuò)頻。假設(shè)擴(kuò)頻范圍為Δf，則擴(kuò)展率定義為：
向下擴(kuò)頻:-Δf/fc100%
中心擴(kuò)頻:±1/2Δf/fc100%
向上擴(kuò)頻:Δf/fc100%
調(diào)制率fm，用于確定時(shí)鐘頻率擴(kuò)展周期率，在該周期內(nèi)時(shí)鐘頻率變化Δf并返回到初始頻率。調(diào)制波形代表時(shí)鐘頻率隨時(shí)間的變化曲線，通常為鋸齒波，這里僅介紹向下擴(kuò)頻(圖8)時(shí)調(diào)制波形及其與擴(kuò)展率和fm的關(guān)系式。
為了得到平坦的時(shí)鐘頻譜，一種稱為HersheyKiss的特殊曲線被用作調(diào)制波形(圖9)。值得注意的是，當(dāng)處于最低和最高峰值頻率時(shí)，頻率的變化速率比較快，而處于頻譜的中心位置時(shí)頻率的變化速率慢得多，這是由于波形引起的。
這里以Maxim公司的MAX9492為例，MAX9492是一款高性能、低抖動(dòng)頻率合成器，可為網(wǎng)絡(luò)路由器或交換機(jī)產(chǎn)生多路時(shí)鐘輸出，并能降低EMI。MAX9492提供六路低抖動(dòng)輸出，其中一路輸出是基準(zhǔn)時(shí)鐘的緩沖輸出。其他五路輸出可獨(dú)立編程設(shè)置，以產(chǎn)生網(wǎng)絡(luò)或存儲線卡所需的所有時(shí)鐘頻率：133MHz、125MHz、83MHz、66MHz、62.5MHz、50MHz、33MHz和25MHz。該器件所具有的擴(kuò)頻功能將基頻能量擴(kuò)展在較寬的頻率范圍，從而降低電磁干擾(EMI)。輸出頻譜可向下擴(kuò)展-2.5%或-1.25%。
我們可以使用頻譜分析儀觀察同樣的133MHz時(shí)鐘，以比較電磁干擾降低了多少dB。圖10所示曲線是MAX9492經(jīng)過擴(kuò)頻和未經(jīng)擴(kuò)頻情況下的時(shí)鐘頻譜。擴(kuò)頻情況下，擴(kuò)展率為-2.5%向下擴(kuò)頻;時(shí)鐘中心頻率fc為133.33MHz。未經(jīng)擴(kuò)頻的時(shí)鐘信號以133MHz為中心，頻率范圍非常窄，其能量峰值與其他波形相比相對較高。比較寬的掃描線描繪的是擴(kuò)頻后的時(shí)鐘信號。通過測量不同時(shí)鐘信號峰值能量之間的差異，我們就可以得到電磁干擾降低的數(shù)值為多少dB。擴(kuò)頻時(shí)鐘中，對降低電磁干擾最具影響力的參數(shù)就是被調(diào)制時(shí)鐘的帶寬，時(shí)鐘信號的帶寬越寬，電磁干擾就降低得越多。
時(shí)鐘擴(kuò)頻的另外一個(gè)很重要的參數(shù)是調(diào)制率fm，調(diào)制率fm一般在20kHz～200kHz之間。如果調(diào)制率在20kHz以下，它很有可能在系統(tǒng)中產(chǎn)生音頻噪聲;如果調(diào)制率過高，超出了200kHz，則調(diào)制帶來的影響有可能會(huì)被下游鎖相環(huán)中濾波器的回路帶寬抵消掉。擴(kuò)頻使基準(zhǔn)頻率的峰值能量發(fā)生了明顯的改善。但在許多數(shù)字系統(tǒng)中所要面臨的問題經(jīng)常發(fā)生在高次諧波頻率，而不是發(fā)生在基準(zhǔn)頻率上，這給設(shè)計(jì)帶來很大的挑戰(zhàn)。
時(shí)鐘電路EMC設(shè)計(jì)
目前的時(shí)鐘電路運(yùn)作頻率極高，容易產(chǎn)生電磁波噪聲，當(dāng)電磁波的強(qiáng)度超過一定程度時(shí)，將產(chǎn)生不可預(yù)期的影響，必須注意預(yù)防。目前已有許多以機(jī)械結(jié)構(gòu)或是改變電路布局方式的電磁波干擾防治解決方案，但是這些解決方案都耗時(shí)費(fèi)事，若能在電路設(shè)計(jì)上的小細(xì)節(jié)多加留意，就可以有效地預(yù)防電磁波噪聲的產(chǎn)生。
時(shí)鐘信號若是沒有被正確的端接，或是時(shí)鐘器件具有快速的瞬時(shí)特性，都會(huì)產(chǎn)生大量的電磁波噪聲。若要控制電磁波噪聲的產(chǎn)生，必須考慮下列幾項(xiàng)原則：
◆正確的端接所有的時(shí)鐘信號
◆盡量采用邊緣上升速率較低的時(shí)鐘緩沖器件
◆在時(shí)鐘線路中采用濾波電容
◆在高速的電路中采用時(shí)鐘擴(kuò)頻技術(shù)
此外，還有一些措施用來減小時(shí)鐘電路以及時(shí)鐘線路的電磁輻射，如：
◆時(shí)鐘信號走線長度盡可能短，線寬盡可能大，與其他線間距盡可能大，緊靠器件布局布線，必要時(shí)可以走內(nèi)層;時(shí)鐘產(chǎn)生器盡量靠近使用該時(shí)鐘的器件。
◆在某些情況下，可以采取對時(shí)鐘線路添加保護(hù)性線路，如圖11所示，即在時(shí)鐘線兩邊鋪設(shè)兩條接地線進(jìn)行屏蔽。
◆時(shí)鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路。
◆時(shí)鐘輸出布線時(shí)不要采用向多個(gè)器件直接串行地連接(稱為菊花式連接);而應(yīng)該經(jīng)時(shí)鐘緩沖器分發(fā)后向多個(gè)器件直接提供時(shí)鐘信號。
◆石英晶體下面以及對噪聲敏感的器件下面不要走線，且石英晶體振蕩器外殼要接地。
◆時(shí)鐘線要嚴(yán)格地控制阻抗，如果能從內(nèi)層走線則最好(可減小干擾)，盡量少用過孔。
◆保證時(shí)鐘信號返回路徑的完整性，使信號返回路徑(圖12)的環(huán)路面積最小，減小電磁輻射。
◆各類時(shí)鐘IC芯片的接地引腳要就近接地。
只要在電路設(shè)計(jì)上遵守這些簡單的規(guī)則，就可以最低的成本和最短的時(shí)間內(nèi)有效地控制電磁波輻射，提高產(chǎn)品的競爭力。
