負(fù)載電容每個(gè)晶振都會(huì)有的參數(shù)例如：穩(wěn)定度是多少PPN負(fù)載電容是多少PF等...當(dāng)晶振接到震蕩電路上在震蕩電路所引入的電容不符合晶振的負(fù)載電容的容量要求時(shí)震蕩電路所出的頻率就會(huì)和晶振所標(biāo)的頻率不同。
那么，如何來(lái)選擇外接電容?
晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容,Cic(集成電路內(nèi)部電容)+△C(PCB上電容)經(jīng)驗(yàn)值為3至5pf。兩個(gè)電容的取值都是相同的，或者說(shuō)相差不大，如果相差太大，容易造成諧振的不平衡，容易造成停振或者干脆不起振。一般晶振兩端所接電容是所要求的負(fù)載電容的兩倍。這樣并聯(lián)起來(lái)就接近負(fù)載電容了。比如負(fù)載電容15pf的話，兩邊個(gè)接27pf的差不多了。
從石英晶體諧振器的等效電路可知，它有兩個(gè)諧振頻率，即(1)當(dāng)L、C、R支路發(fā)生串聯(lián)諧振時(shí)，它的等效阻抗最小(等于R)。串聯(lián)揩振頻率用fs表示，石英晶體對(duì)于串聯(lián)揩振頻率fs呈純阻性，(2)當(dāng)頻率高于fs時(shí)L、C、R支路呈感性，可與電容C。發(fā)生并聯(lián)諧振，其并聯(lián)頻率用fd表示。
根據(jù)石英晶體的等效電路，可定性畫(huà)出它的電抗—頻率特性曲線�？梢�(jiàn)當(dāng)頻率低于串聯(lián)諧振頻率fs或者頻率高于并聯(lián)揩振頻率fd時(shí)，石英晶體呈容性。僅在fs
在許可范圍內(nèi)，C1,C2值越低越好。C值偏大雖有利于振蕩器的穩(wěn)定，但將會(huì)增加起振時(shí)間。在低功耗設(shè)計(jì)中晶體的選擇非常重要，尤其帶有睡眠喚醒的系統(tǒng)，往往使用低電壓以求低功耗。由于低供電電壓使提供給晶體的激勵(lì)功率減少，造成晶體起振很慢或根本就不能起振。這一現(xiàn)象在上電復(fù)位時(shí)并不特別明顯，上電時(shí)電路有足夠的擾動(dòng)，很容易建立振蕩。在睡眠喚醒時(shí)，電路的擾動(dòng)要比上電時(shí)小得多，起振變得很不容易。在振蕩回路中，晶體既不能過(guò)激勵(lì)(容易振到高次諧波上)也不能欠激勵(lì)(不容易起振)。晶體的選擇應(yīng)考慮以下幾個(gè)要素：諧振頻點(diǎn)、負(fù)載電容、激勵(lì)功率、溫度特性、長(zhǎng)期穩(wěn)定性。換句話說(shuō)，晶振可靠性工作不僅受到外接電容的影響。對(duì)于外接電容的選擇，應(yīng)根據(jù)晶振供應(yīng)商提供的datasheet的數(shù)值選擇。在許可范圍內(nèi)，外接電容值越低越好。容值偏大雖有利于振蕩器的穩(wěn)定，但將會(huì)增加起振時(shí)間。有的晶振推薦電路甚至需要串聯(lián)電阻RS，它一般用來(lái)來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。過(guò)分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，造成頻率偏移，加速老化。
在實(shí)際電路中，也可以通過(guò)示波器觀察振蕩波形來(lái)判斷振蕩器是否工作在最佳狀態(tài)。工作良好的振蕩波形應(yīng)該是一個(gè)漂亮的正弦波，峰峰值應(yīng)該大于電源電壓的70%。若峰峰值小于70%，可適當(dāng)減小外接電容。反之，若峰峰值接近電源電壓且振蕩波形發(fā)生畸變，則可適當(dāng)增加電容。如果正弦波形的波峰，波谷兩端被削平，而使波形成為方形，則晶振被過(guò)分驅(qū)動(dòng)。這時(shí)就需要用電阻RS來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。判斷電阻RS值大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻，從0開(kāi)始慢慢調(diào)高，一直到正弦波不再被削平為止。通過(guò)此辦法就可以找到最接近的電阻RS值。
